TDS PDF

Спецификация 28-битного регистрового буфера SSTUB32865 1-2 с контролем четности для модулей DDR2 RDIMM. Оригинальный стандарт JEDEC JESD82-24.01-2023 в PDF полная версия. Дополнительная инфо + превью по запросу

Статус: Действующий

Спецификация конфигурируемого регистрового буфера SSTUB32866 с напряжением питания 1,8 В и проверкой чётности для модулей памяти DDR2 RDIMM. Оригинальный стандарт JEDEC JESD82-25.01-2023 в PDF полная версия. Дополнительная инфо + превью по запросу

Статус: Действующий

Спецификация регистрового буфера SSTUB32868 с контролем четности для модулей DDR2 RDIMM конфигурации 2R ×4. Оригинальный стандарт JEDEC JESD82-26.01-2023 в PDF полная версия. Дополнительная инфо + превью по запросу

Статус: Действующий

Спецификация регистрового буфера SSTUB32869 с контролем чётности для модулей памяти DDR2 RDIMM. Оригинальный стандарт JEDEC JESD82-27.01-2023 в PDF полная версия. Дополнительная инфо + превью по запросу

Статус: Действующий

Проектирование полностью буферизованных модулей DIMM с учетом тестирования и валидации (DFx). Оригинальный стандарт JEDEC JESD82-28A.01-2023 в PDF полная версия. Дополнительная инфо + превью по запросу

Статус: Действующий

Спецификация регистрового драйвера тактового сигнала SSTE32882 с контролем чётности и четырьмя сигналами выбора кристалла для модулей памяти DDR3/DDR3L/DDR3U RDIMM с напряжениями питания 1,5 В/1,35 В/1,25 В. Оригинальный стандарт JEDEC JESD82-29A.01-2022 в PDF полная версия. Дополнительная инфо + превью по запросу

Статус: Действующий