TDS PDF

Логика с согласованием нагрузки и малым размахом напряжения 0,5 В (LVSTL). Оригинальный стандарт JEDEC JESD8-35-2025 в PDF полная версия. Дополнительная инфо + превью по запросу

Статус: Действующий

Стандарт высокоскоростного низкоуровневого интерфейса цифровых интегральных схем на основе приёмопередающей логики Ганнинга (GTL). Оригинальный стандарт JEDEC JESD8-3A-2007 в PDF полная версия. Дополнительная инфо + превью по запросу

Статус: Действующий

Стандарт высокоскоростного низкоуровневого интерфейса цифровых интегральных схем с согласованием по средней точке (CTT). Оригинальный стандарт JEDEC JESD8-4-1993 в PDF полная версия. Дополнительная инфо + превью по запросу

Статус: Действующий

Стандарт напряжения питания и интерфейса цифровых интегральных схем без согласованной нагрузки- 2,5 В ± 0,2 В (нормальный диапазон) и 1,8–2,7 В (широкий диапазон). Оригинальный стандарт JEDEC JESD8-5A.01-2007 в PDF полная версия. Дополнительная инфо + превью по запросу

Статус: Действующий

Стандарт напряжения питания и интерфейса цифровых интегральных схем без согласованной нагрузки- 1,8 В ± 0,15 В (нормальный диапазон) и 1,2–1,95 В (широкий диапазон). Оригинальный стандарт JEDEC JESD8-7A-2006 в PDF полная версия. Дополнительная инфо + превью по запросу

Статус: Действующий

Логика с последовательным согласованием ответвлений на 2,5 В (SSTL_2). Оригинальный документ JEDEC JESD8-9B-2002 в PDF. Дополнительная инфо + превью по запросу

Статус: Действующий